인공지능 시대가 본격화되면서 반도체 산업의 핵심 경쟁력이 미세화 중심의 전공정에서 첨단 패키징을 포함한 전후공정 통합으로 이동하고 있습니다. 특히 3차원 이종집적기술(Heterogeneous 3D Integration)은 웨이퍼라는 평면적 공간의 한계를 뛰어넘는 새로운 패러다임으로 주목받고 있습니다. 이 기술은 단순히 칩을 쌓는 것을 넘어, 서로 다른 기능과 소재를 가진 칩들을 입체적으로 연결해 고성능·고대역폭 시스템을 구현하는 핵심 기술입니다.
하이브리드 본딩이 여는 새로운 가능성
하이브리드 본딩(Hybrid Bonding)은 두 개의 소자 웨이퍼를 뒤집어서 직접 배선에 사용되는 구리선을 맞닿게 해 연결하는 기술입니다. 이 기술의 가장 큰 의의는 1μm 간격(Pitch)의 구리 배선을 직접 연결할 수 있다는 점입니다. 이렇게 되면 따로 공정이 진행된 칩들을 마치 모놀리식(Monolithic) 3D 이종집적공정을 진행한 것처럼 이어 붙일 수 있습니다.
하이브리드 본딩을 활용하면 공정이 달라서 같은 웨이퍼 상에서 만들 수 없었던 CPU와 메모리를 위아래로 제한 없이 이어 붙일 수 있을 뿐만 아니라, 서로 다른 종류의 웨이퍼(실리콘(Si), 갈륨비소(GaAs)) 상에서 만들어진 소자들을 같은 기판 상에 집적하는 것도 가능합니다. 더 나아가 지금까지는 반도체 소자용 기판으로 사용될 수 없었던 유기기판 등 다양한 소재 위에 만들어진 신기한 소자를 반도체칩 위에 연결하는 것도 가능합니다.
이러한 기술적 가능성은 매우 설득력 있지만, 동시에 실제 양산 시점에 대한 의문도 제기됩니다. 반도체 산업에서는 기술 가능성과 실제 대량 생산 사이에 상당한 시간 차가 존재하기 때문입니다. TSV(Through-Silicon Via) 기술도 개념 자체는 오래전부터 연구됐지만, 실제로 산업적으로 큰 영향을 미치기까지는 수십 년이 걸렸습니다. 하이브리드 본딩 역시 마이크로미터 이하의 간격에서 배선을 구현하려면 기존 장비보다 훨씬 높은 수준의 가공과 계측 능력이 필요하며, 계면 접합 강도와 열사이클 내구성 등 신뢰성 검증도 반드시 필요합니다. 그럼에도 불구하고 2진법 아키텍처로 동작하는 칩 위에 3진법 아키텍처칩을 연결해서 소모 전력을 극소화하는 것처럼, 이 기술이 열어줄 새로운 가능성은 충분히 기대해볼 만합니다.
유리기판이 가져올 스마트 인터포저 시대
유리기판은 3D 이종집적기술의 또 다른 핵심 요소기술입니다. 1980년대에 활용됐던 멀티 칩 모듈(Multi-Chip Module, MCM) 기술이 시스템 성능 향상을 위해 모든 기능을 하나의 칩에서 구현하는 SoC(System on Chip) 기술로 발전했듯, 점점 더 많은 칩(칩렛, Chiplet)을 하나의 기판에서 연결하고자 하는 수요는 항상 존재했습니다. 최신 GPU는 100개 가까운 칩렛을 시스템 보드 상에서 연결하고 최적화해야 합니다.
2.5D 구조로 실리콘 웨이퍼 위에 수백 개의 칩렛을 연결할 경우, 한 장의 웨이퍼 상에 구현할 수 있는 인터포저(Interposer)의 면적이 제한됩니다. 이때 유리기판은 어느 정도의 반도체 공정 기술을 적용하면서도 대면적 공정이 가능해 대규모 칩렛 연결을 효율적으로 구현할 수 있는 기술입니다. 지금까지의 인터포저가 단순한 배선 구조였다면, 유리기판 상에는 반도체 소자층을 형성하고 기능을 부여할 수 있습니다. 점점 복잡해지고 제조 비용이 증가하고 있는 인터포저의 효율성을 높이는 스마트 인터포저를 구현할 수 있다는 점에서 크게 기대되는 기술입니다.
실제로 AI 서버와 고성능 컴퓨팅(HPC) 시장에서 GPU와 HBM(고대역폭 메모리)을 연결하기 위해 2.5D 패키징 기술인 CoWoS(Chip on Wafer on Substrate) 등이 핵심 기술로 사용되고 있습니다. TSMC社가 개발한 CoWoS 방식은 Fan-Out 패키징과 수동소자 집적 기술을 웨이퍼 상에서 구현한 것으로, 7nm(나노미터) 노드 이후 최첨단 칩의 표준으로 자리 잡았습니다. 유리기판 기술은 이러한 2.5D 기술의 한계를 넘어서는 다음 단계로 평가됩니다. 다만 유리기판 기반 인터포저나 저온 반도체 소재 기반 집적 기술이 어느 정도의 시간 스케일에서 현실화될지는 여전히 지켜봐야 할 부분입니다.
BSPDN과 저온 공정이 만드는 패러다임 전환
BSPDN(Backside Power Distribution Network)은 소자층에 필요한 전력 분배용 배선을 TSV로 웨이퍼 뒷면으로 옮겨서 만드는 기술입니다. 웨이퍼 앞면뿐 아니라 뒷면에 배선 구조, 특히 전력 배선을 구현할 수 있게 되면, 발열 문제, 기생 캐패시턴스(Capacitance, 정전용량) 문제, 소자층의 배선 밀도 한계 문제를 극복하는 데 큰 도움이 됩니다. 한 걸음 더 나가보면, 이 기술은 웨이퍼 뒷면을 단순히 하이브리드 본딩용 패드가 아닌 새로운 소자층으로 활용할 가능성을 제공한다는 측면에서 스마트 인터포저와 유사한 잠재적 가능성을 갖고 있습니다.
BSPDN과 함께 주목해야 할 기술이 바로 저온 반도체 집적 공정입니다. 90년대에는 실리콘(Si)이나 갈륨비소(GaAs)와 같은 전통적인 반도체 소재를 이용해 모놀리식 3D 소자층을 구현하려고 했기 때문에 저온 결정 성장, 저온 도핑 활성화(Dopant Activation), 매우 높은 결정 결함 밀도 등의 한계를 넘지 못했습니다. 최근에는 이황화몰리브덴(MoS2), 셀레늄화텅스텐(WSe2) 등의 TMDC(Transition Metal Dichalcogenide) 소재뿐 아니라 산화인듐갈륨아연(IGZO), 산화아연(ZnO), 텔루륨(Te), 결정-비정질 복합 소재(Phase Composite Semiconductor) 등 저온에서 직접 증착이 가능하면서도 어느 정도 성능이 보장되는 n, p형 반도체가 활발히 연구되고 있습니다.
이러한 소재들을 활용해 BEOL(Back End of Line) 구조, 웨이퍼 뒷면, 유리기판, 인터포저 등 다양한 환경에서 직접 로직 회로를 구현할 수 있을 것으로 전망됩니다. 실리콘 소자와 성능 경쟁을 하기보다는 전체 시스템의 전력 효율을 개선하거나 능동 방열 제어 등 새로운 기능을 부여하는 방식으로 활용되며, 재구성형 인터커넥트(Reconfigurable Interconnect) 등 소모 전력의 한계를 극복하는 데 크게 기여할 수 있습니다. 다만 가장 큰 과제는 역시 열 관리입니다. 적층 구조 내부의 칩은 외부로 열을 방출하기가 어렵기 때문에 발열 밀도가 급격히 높아집니다. 기존의 공랭이나 수랭 방식으로는 충분하지 않으며, 마이크로 채널 냉각이나 유체 냉각, 다이렉트 액침, 이방성 냉각 소재 또는 능동 냉각 소자와 같은 새로운 열 관리 솔루션이 필요합니다.
3D 이종집적기술은 단순한 기술 변화를 넘어 산업 구조 자체를 재편할 잠재력을 지니고 있습니다. 하이브리드 본딩, 유리기판, BSPDN과 같은 요소기술들은 각각이 독립적으로도 의미가 있지만, 이들이 결합될 때 비로소 진정한 패러다임 전환이 가능합니다. 다만 기술적 가능성과 산업적 현실 사이의 간극, 그리고 열 관리나 신뢰성 검증 같은 실제 제조 문제까지 고려한다면, 이 '반도체 대항해시대'가 얼마나 빠르게 전개될지는 냉각 기술과 소재 공학, 시스템 설계의 동시 발전에 달려 있습니다.
[출처]
[패키징X파일 2편] 반도체 기술의 대항해시대, 웨이퍼라는 대륙의 공간적 제약을 뛰어넘는 '3D 이종집적기술' / SK하이닉스 뉴스룸: https://news.skhynix.co.kr/packaging-x-files-ep2/